10進カウンタ (DE0)

続いて第11章 10進カウンタを入力。
これもswitchにbutton0を割り当てた。

動画はこれ。

追記
考えてみれば、カウンタの加算するという機能も実際には論理回路の組み合わせで実装されるんだろうけど、Verilog HDLでは ‘+’演算子で書けちゃうんだなぁ。

それとプッシュボタンはプルアップされているので、ボタンを押すとLになるはずなのでボタンを離した時がposedgeになるはず。

カテゴリー: DE0, FPGA/CPLD タグ: , , パーマリンク

コメントを残す

メールアドレスが公開されることはありません。 が付いている欄は必須項目です

CAPTCHA