汎用カウンタ(DE0)

第16章 汎用カウンタを入力。
今回のソースコードは長いので、入力してもすぐにうまく動かなかった。
現象はボタン2を押してもカウンタが00から全然カウントしないというもの。
7セグへの出力は実績があるから問題無いとして、チャタリングを取り除く部分に問題があると思うんだけど、デバッグ方法がわからないのでソースコードを突き合わせるしか方法が無い。
いろいろタイプミスがあって、しかもシーケンシャルに動くソフトウェアと違ってVerilog HDLによるハードウェアの動き方がいまいちつかめていないのでデバッグに苦労した。
何とか、カウントするようになったけど、起動時に01になってしまう現象がどうしても直せない。

カテゴリー: DE0, FPGA/CPLD タグ: パーマリンク

コメントを残す

メールアドレスが公開されることはありません。 が付いている欄は必須項目です

CAPTCHA